تحقیق مقاله فلیپ فلاپ

تعداد صفحات: 9 فرمت فایل: word کد فایل: 14217
سال: مشخص نشده مقطع: مشخص نشده دسته بندی: مهندسی الکترونیک
قیمت قدیم:۷,۰۰۰ تومان
قیمت: ۵,۰۰۰ تومان
دانلود مقاله
  • خلاصه
  • فهرست و منابع
  • خلاصه تحقیق مقاله فلیپ فلاپ

     

     

    در الکترونیک و کامپیوتر، فلیپ فلاپ یک نوع مدار دیجیتال است که می تواند به عنوان یک بیت حافظه عمل کند. یک فلیپ فلاپ می تواند شامل دو سیگنال ورودی، صفر یا یک در پایه ورودی باشد. ضمنا یک فلیپ فلاپ دارای یک پایه زمانی(clock) و یک خروجی(out put) و دو پایه set و reset می باشد.
    بعضی از فلیپ فلاپ ها شامل یک پایه clear می باشند که خروجی را دوباره راه اندازی(reset)می کنند. (در واقع فیلیپ فلاپ ها یکی از انواع مدارات مجتمع Ic هستند که برای کار به اتصالات تغذیه و زمین نیاز دارند.)
    تغییرات پالسهای ورودی که منظور همان صفر و یک دیجیتال می باشند، بهمراه پایه clock سبب تغییرات در خروجی می شوند. (عملا هر تغییری در وضعیت خروجی، به طور همزمان وابسته به تغییرات پالس در پایهclock است. مشخصات آیسی های فلیپ فلاپ ها مثلا پایه های ورودی، خروجی و بقیه پایه ها توسط کارخانه های سازنده در دفترچه هایی تحت عنوان دیتاشیت(data sheet) قرار می گیرند.)
    فلیپ فلاپ ها انواع متفاوتی دارند که این انواع مختلف عبارتند از:

    فلیپ فلاپ SR

    فلیپ فلاپ JK

    فلیپ فلاپ T

    فلیپ فلاپ D

     

     

    انواع فلیپ فلاپ

    فلیپ فلاپ SR

    مدار داخلی یک فلیپ فلاپ SR با استفاده از گیت NOR

     

    فلیپ فلاپ SR یک المان فیزیکی است که می تواند به عنوان یک عنصر تاخیر دهنده به کار گرفته شود. این المان فیزیکی دارای دو ورودی به نام های R و S می باشد و دو خروجی دارد که یکی متمم دیگری است.

    طرز کاراین فلیپ فلاپ در جدول صحت به این شکل است که وقتی عملکرد مدار را بررسی می کنیم اگر S=1 و R=0 باشد، اصطلاحا می گویند مدار set است یعنی خروجی آن 1 شده است. اگر پس از آن S=0 شود، مدار در وضعیت set باقی می ماند ولی اگر R=1 شود اصطلاحا می گویند مدار Reset شده است یعنی خروجی در این لحظه صفر است، و اگر در این لحظه R=0 شود مدار در حالت Reset باقی می ماند. بنابراین R=0 و S=0 در خروجی نشان می دهد که کدامیک از S یا R آخرین بار برابر 1 بوده است. یعنی مدار آخرین وضعیت غیر صفر ورودی را به خاطر سپرده است. مطابق جدول کارنو اگر R و S همزمان در حالت 1 قرار گیرند مدار در حالت نامشخص خواهد بود. به این خاطر مدارهای دارای فلیپ فلاپ SR را طوری طراحی می کنند که هیچ گاه ورودی های S و R همزمان برابر 1 نشود.

    این مورد محدودیتی برای فلیپ فلاپ SR است، که در فلیپ فلاپ JK این نقص برطرف شده است.

  • فهرست و منابع تحقیق مقاله فلیپ فلاپ

    فهرست:

    ندارد.
     

    منبع:

    ندارد.

تحقیق در مورد تحقیق مقاله فلیپ فلاپ, مقاله در مورد تحقیق مقاله فلیپ فلاپ, تحقیق دانشجویی در مورد تحقیق مقاله فلیپ فلاپ, مقاله دانشجویی در مورد تحقیق مقاله فلیپ فلاپ, تحقیق درباره تحقیق مقاله فلیپ فلاپ, مقاله درباره تحقیق مقاله فلیپ فلاپ, تحقیقات دانش آموزی در مورد تحقیق مقاله فلیپ فلاپ, مقالات دانش آموزی در مورد تحقیق مقاله فلیپ فلاپ, موضوع انشا در مورد تحقیق مقاله فلیپ فلاپ
ثبت سفارش
عنوان محصول
قیمت