تحقیق مقاله ترانزیستور اثر میدانی

فصل اول

مشخصات JFET

11 مقدمه

ترانزیستور اثر میدانی (یا به اختصار FET) قطعه‌ای سه پایانه است که در موارد بسیاری بکار می‌رود و در مقیاس وسیعی با ترانزیستور BJT رقابت می‌کند. اگرچه اختلافات مهمی بین این دو نوع قطعه وجود دارد اما تشابه بسیاری نیز بین آنها وجود دارد که در بخشهای بعد به آن اشاره خواهد شد.

اختلاف نخست بین او دو نوع ترانزیستور در آن است که ترانزیستور BJT همانگونه که در شکل (الف 11) نشان داده شد یک قطعه کنترل جریان است، در حالیکه ترانزیستور JFET همانگونه که در شکل (ب 11) دیده می‌شود یک قطعه کنترل ولتاژ است. به بیان دیگر، جریان IC در شکل (الف 11) تابع مستقیم مقدار IB است. در FET جریان I تابعی از ولتاژ VGS است که مطابق شکل (ب 11) به ورودی مدار اعمال می‌شود. در هر حالت جریان مدار خروجی با یک پارامتر ورودی کنترل می‌شود. در یک حالت بوسیله جریان و در دیگری بوسیله ولتاژ اعمال شده

(شکل در فایل اصلی موجود است)

شکل (11) (الف) تقویت کننده کنترل جریان (ب) تقویت کننده کنترل ولتاژ

درست مانند ترانزیستورهای npn و pnp قطبی، ترانزیستورهای اثر میدانی نیز از دو نوع کانال n و کانال p هستند. از اینرو، مهم است به خاطر داشته باشید که ترانزیستور BJT یک قطعه دو قطبی (bipolar) است. یعنی میزان هدایت در آن تابع دو نوع حامل است: الکترونها و حفره‌ها. FET قطعه‌ای تک‌قطبی است که فقط به هدایت الکترون در (کانال n) و یا حفره (کانال p) وابسته است.

عبارت «اثر میدانی در نام این ترانزیستور با خود توضیحاتی را بهمراه دارد. ما همه با توانایی یک مغناطیس دائمی آشنا هستیم که براده‌های فلزی را بدون تماس واقعی به سوی خود می‌کشد. میدان مغناطیسی یک مغناطیس دائمی براده‌های آهن را در امتداد خطوط شار مغناطیسی جذب می‌کند. در FET، بوسیله بارهای آن میدان الکتریکی بوجود می‌آید که مسیر هدایت جریان خروجی را کنترل می‌کند بدون تماس مستقیم بین کنترل کننده و کمیتهای کنترل شونده.

این تمایل طبیعی است که دومین قطعه را با تعدادی از کاربردهای مشابه قطعه اول معرفی کرده و برخی مشخصه‌های آن را با هم مقایسه کنیم. یکی از مهمترین شاخصه‌ای FET، امپدانس ورودی زیاد آن است. مقاومت ورودی آن در اندازه‌های 1 تا چند صد مگااهم از مقاومت ورودی ترانزیستور BJT بیشتر می‌شود. و این شاخصه‌ای است که در طراحی سیستمهای تقویت ac خطی بسیار مهم است. به به عبارت دیگر، با ولتاژ اعمال شده یکسان تغییر در جریان خروجی معمولاً برای BJT بیشتر از FETها است. به همین دلیل، معمولاً بهره ولتاژ ac تقویت کننده‌های BJT خیلی بیشتر از FETهاست. بطور کلی، FETها در مقابل حرارت با ثبات‌تر از BJTها هستند. FETها معمولاً از نظر ساختمان از BJTها کوچکترند و این امر بطور ویژه کاربردشان را در تراشه‌های مدار مجتمع (آی‌سی) کارآمد می‌سازد. مشخصه‌های ساختمان برخی FETها در بکارگیری آنها بسیار موثر است.

دو نوع FET در این فصل معرفی می‌شود: ترانزیستور اثر میدانی پیوندی (JFET) و ترانزیستور اثر میدانی اکسید فلز (MOS-FET)، دسته MOSFET خود به دو نوع تهی و افزایشی تقسیم می‌شوند که هر دو نوع آن شرح داده می‌شوند. ترانزیستور MOSFET یکی از مهمترین قطعات مورد استفاده در طراحی و ساخت مدارهای مجتمع کامپیوترهاست. ثبات حرارتی، و دیگر مشخصه‌های اصلی آنها، کاربردشان را در طراحی مدارهای کامپیوتری متداول ساخته است.

21 ساختمان و مشخصه‌های JFETها

همانگونه که پیش از این نشان داده شد، JFET یک قطعه سه پایانه است که یک پایانه آن قادر است جریان بین دو پایانه دیگر را کنترل کند. در ترانزیستور JFET، قطعه با کانال n به مثابه قطعه اصلی و مهم به تفصیل شرح داده خواهد شد ولی بخش‌هایی برای توضیح JFET کانال p نیز اختصاص خواهد داشت.

ساختمان اصلی JFET کانال n در شکل (21) نشان داده شده است. توجه کنید که قسمت اصلی ساختمان JFET را ماده کانال n تشکیل می‌دهد که لایه‌های ماده نوع P در طرفین آن جای داده شده است. قسمت فوقانی کانال n بوسیله یک اتصال اهمی به پایانه‌ای به نام درین (D) متصل است. دو ماده نوع p به یکدیگر و به پایانه‌ای موسوم به گیت (G) وصل است. بنابراین، اساساً درین و سورس به دو انتهای کانال نوع n و گیت به دو لایه نوع p وصل می‌شود. در نبودن یک پتانسیل و تغذیه نشدن، JFET دارای دو پیوند p-n است. در نتیجه یک ناحیه تهی مطابق شکل (21) در هر پیوند بوجود می‌آید که به ناحیه مشابه آن در دیود بدون ولتاژ شباهت دارد. به یاد داشته باشید که ناحیه تهی، ناحیه‌ای است خالی از حامل های آزاد و بنابراین ناتوان از هدایت در این ناحیه.

مثالهای مکانیکی بندرت درست هستند و اغلب گمراه کننده‌اند، اما در شکل (31) نحوه کنترل گیت FET را و علت نامگذاری پایانه‌های این قطعه نشان داده شده است. فشار منبع آب به ولتاژ اعمال شده از درین به سورس تشبیه شده است که جریان آب (الکترونها) را از طریق توپی (سورس) ایجاد می‌کند. گیت از طریق سیگنال اعمال شده (پتانسیل)، جریان آب (بار) را به «درین» کنترل می‌کند. مطابق شکل (21) پایانه‌های درین و سورس در دو انتهای کانال n قرار گرفته‌اند.

شکل (21) ترانزیستور اثر میدانی پیوندی (JFET)

(شکل در فایل اصلی موجود است)

شکل (31) تشابه آب در کنترل مکانیزم JFET

در شکل (41) ولتاژ مثبت VDS به دو سرکانال وصل شده و گیت مستقیماً به سورس متصل شده است تا شرط VGS=0V برقرار باشد. در نتیجه پایانه سورس و گیت در پتانسیل یکسانی هستند. یک ناحیه تهی در انتهای ماده p شبیه به آنچه در شرایط بی‌تغذیه شکل (21) است، بوجود می‌آید. نخست ولتاژ VDD(=VDS) اعمال می‌شود، الکترونهای کشیده شده از درین جریان معمولی ID را با مسیر تعیین شده شکل (41) بوجود می‌آورد. مسیر حرکت بار به وضوح نشان می‌دهد که جریانهای سورس و درین برابرند (ID=IS). تحت شرایط ایجاد شده در شکل (41)، از جریان بار بطور نسبی ممانعت نمی‌شود و فقط با مقاومت کانال n بین سورس و درین محدود می‌گردد.

قابل توجه آن است که ناحیه تهی در قسمت بالای هر دو ماده نوع p وسیعتر است. علت تغییر عرض ناحیه در شکل (51) به خوبی تشریح شده است. با فرض یکنواختی مقاومت کانال n، مقاومت کانال مطابق شکل (51) می‌تواند به چند قسمت تقسیم شود. جریان ID همان‌گونه که از شکل پیداست ولتاژهایی را در طول کانال بوجود می‌آورد. نتیجه آن است که ناحیه بالاتر ماده نوع p حدود 1.5V تغذیه معکوس خواهد شد. در ناحیه پایین‌تر فقط 0.5V تغذیه معکوس وجود خواهد داشت.

(شکل در فایل اصلی موجود است)

شکل (41) JFET در VGS=0V و VDS>0V

در اینجا مطابق شکل (51) با زیاد شدن ولتاژ معکوس، ناحیه تهی وسیعتر می‌شود. این موضوع که پیوند p-n در طول کانال تغذیه معکوس شده است موجب می‌شود تا جریان گیت مطابق همان شکل صفر آمپر باشد. این حقیقت که IG=0A است یک مشخصه مهم JFET محسوب می‌شود.

با افزایش VDS از 0 به چند ولت، جریان افزایش خواهد یافت. جریان را بوسیله قانون اهم می‌توان تعیین نمود و نمودار ID در برابر VDS مطابق شکل (61) نمایان خواهد شد. راست بودن نسبی نمودار نشان می‌دهد که در ناحیه با مقادیر کم VDS، مقاومت اساساً ثابت است. با افزایش VDS و رسیدن آن به مقدار VP در شکل (61) ناحیه تهی شکل (41) عریضتر می‌شود، و موجب کاهش قابل ملاحظه در عرض کانال می‌گردد. مسیر تنگ شده هدایت موجب افزایش مقاومت شده منحنی نمودار شکل (61) بوجود می‌آید. منحنی افقی‌تر یعنی مقاومت بیشتر، و به معنی آن است که مقاومت در ناحیه افقی به «بی‌نهایت» می‌رسد. اگر VDS به اندازه‌ای افزایش یابد که دو ناحیه تهی مطابق شکل (71) به یکدیگر برسند و به اصطلاح «تماس» یابند، وضعیتی موسوم به مسدود شدگی بوجود خواهد آمد. اندازه ولتاژ VDS که این وضع را بوجود می‌آورد، ولتاژ مسدود کننده نام دارد و مطابق شکل (61) با VP نشان داده می‌شود. در عمل، اصطلاح مسدود شوندگی اصطلاحی غلط است زیرا به معنی آن است که جریان ID مسدود شده به 0A افت می‌کند. بنابراین، مطابق شکل (61)، ID در سطح اشباع در شکل (61) با IDSS نشان داده شده باقی می‌ماند. در حقیقت، یک کانال بسیار کوچک با یک جریان بسیار چگال بوجود می‌آید. این حقیقت که ID به مرحله مسدود شدن نمی‌رسد و در سطح اشباع باقی می‌ماند در شکل (61) نشان داده شده و با دلایل زیر ثابت می‌گردد: فقدان جریان در این احتمال وجود پتانسیلهای متفاوت را در کانال ماده n از بین می‌برد تا مقادیر متفاوت تغذیه معکوس در پیوند p-n بوجود آید. نتیجه آن خواهد بود که ناحیه تهی بوجود نیاید و مسدود شوندگی در اولین مکان حادث نشود.

شکل (51) پتانسیلهای متغیر تغذیه معکوس در دو سر پیوند یک JFET کانال n

(شکل در فایل اصلی موجود است)

شکل (61) ID در مقابل VDS برای VGS=0V

(شکل در فایل اصلی موجود است)

شکل (71) مسدود کنندگی (VGS=0V , VDS=VP)

مادامیکه VDS به بالاتر از VP برسد، ناحیه‌های تهی مقابل هم در طول کانال افزایش خواهد یافت، اما مقدار ID اساساً ثابت باقی می‌ماند. بنابراین، اساساً وقتی VDS>VP است. JFET دارای مشخصه‌های منبع جریان است. مطابق شکل (81)، جریان در ID=IDSS ثابت می‌شود اما ولتاژ VDS (برای مقادیر VP<) با بکارگیری بار تعیین می‌شود.

انتخاب علامت IDSS از این حقیقت برمی‌آید که این، جریان درین به سورس است با اتصال مدار کوتاه از گیت به سورس. با ادامه بررسی مشخصه‌های قطعه درمی‌یابیم که:

IDSS ماکزیمم جریان درین در یک JFET است و در شرایط VGS=0V و VDS>|VP| تعیین می‌شود.

در شکل (61) توجه کنید که در تمام طول منحنی، VGS=0V است. چند پاراگراف بعدی توضیح می‌دهد که چگونه مشخصه‌های شکل (61) با تغییر در مقدار VGS تغییر می‌کند.

شکل (81) معادل منبع جریان برای VDS>VP , VGS=0V

VGS<0V

ولتاژ گیت به سورس که با VGS نشان داده شده، ولتاژ کنترل کننده JFET است. درست مانند منحنی‌های گوناگون IC در برابر VCE برای مقادیر متفاوت IB در یک ترانزیستور BJT، منحنی‌های ID در برابر VDS برای مقادیر متفاوت VGS در ترانزیستور JFET ارائه می‌شود. در قطعه کانال n ولتاژ کنترل کننده VGS از VGS=0V بسیار منفی‌تر است. به بیان دیگر، پایانه گیت در مقایسه با سورس در پتانسیل بسیار پایین‌تر می‌باشد.

در شکل (91)، ولتاژ منفی –1V بین پایانه‌های گیت و سورس اعمال می‌شود در حالیکه VDS مقدار کمی است. تأثیر تغذیه معکوس اعمال شده VGS، ایجاد نواحی تهی می‌باشد مشابه با آنچه با VGS=0V بدست می‌آمد اما در مقادیر کمتر VDS. بنابراین، نتیجه اعمال یک ولتاژ تغذیه معکوس به گیت رسیدن مقدار اشباع به اندازه کم VDS مطابق شکل (101) برای VGS=-1V می‌باشد. مقدار اشباع بدست آمده برای ID کاهش یافته و در حقیقت با منفی‌تر شدن VGS، کاهش آن ادامه خواهد یافت. همچنین به شکل (101) توجه کنید که چگونه ولتاژ مسدود کننده با منفی‌تر شدن VGS، به صورت سهوی افت خواهد کرد. سرانجام وقتی VGS=-VP است، VGS به قدر کفایت منفی خواهد شد تا مقدار اشباع بوجود آید که اساساً 0Ma است، و در همه موارد عملی قطعه خاموش است. بطور خلاصه: مقدار VGS که ID=0ma را نتیجه می‌دهد بوسیله VGS=VP تعیین می‌شود، در حالیکه VP یک ولتاژ منفی برای قطعات کانال n و یک ولتاژ مثبت برای JFET کانال p است.

شکل (91) اعمال یک ولتاژ منفی به گیت یک JFET

در بسیاری از اوراق مشخصات کارخانه سازنده، ولتاژ مسدود کننده با VGS(off) به جای VP مشخص می‌شود. ناحیه سمت راست محل مسدود شوندگی در شکل (101) ناحیه‌ای است که در تقویت کننده‌های خطی بکار رفته است (تقویت کننده‌هایی با حداقل اعوجاج سیگنال اعمال شده) و معمولاً به ناحیه جریان ثابت، اشباع، یا تقویت کنندگی خطی موسوم است

مقاومت کنترل ولتاژ

در شکل (101) ناحیه سمت چپ مکان مسدود شوندگی به ناحیه مقاومت کنترل ولتاژ یا اهمی موسوم است. در این ناحیه، JFET در عمل به عنوان یک مقاومت متغیر عمل می‌کند (در سیستم کنترل بهره خودکار) که مقاومتش با ولتاژ گیت به سورس اعمال شده کنترل می‌گردد. به شکل (101) توجه کنید که شیب هر منحنی و بنابراین مقاومت قطعه بین درین و سورس در VDS

(11)

(شکل رد فایل اصلی موجود است)

شکل (101) مشخصه‌های JFET کانال n با IDSS=8ma و VP=-4V

که  در آن r0 مقاومت در VGS=0V و rd مقاومت در مقدار ویژه VGS است.

در JFET کانال n که r0 برابر با  است (VP=-6V, VGS=0V)،‌ معادله (11) در VGS=-3V،  را نتیجه می‌دهد.

قطعات کانال p

JFET کانال p دقیقاً مانند قطعه کانال n شکل (21) ساخته می‌شود با این تفاوت که مواد نوع n و p مطابق شکل (111) در آن جای خود را عوض کرده‌اند، مسیر جریانهای تعیین شده معکوس شده‌اند، همینطور پلاریته ولتاژهای VGS و VDS برعکس شده است. کانال p با افزایش ولتاژ مثبت گیت به سورس تنگتر می‌شود. و ولتاژ منفی VDS روی مشخصه‌های شکل (121) نتیجه می‌شود که IDSS برابر 6ma و ولتاژ مسدود کنندگی VGS=+6V را نتیجه می‌دهد. سورس دارای پتانسیل بسیار بالاتری نسبت به درین است.

به مقادیر زیادی VDS توجه کنید که منحنی‌ها به ازای آن ناگهان آنقدر افزایش می‌یابد که نامحدود به نظر می‌رسند. ارتقای عمودی نمودی از بوجود آمدن شکست است و جریان در کانال (در همان مسیر همیشگی) اکنون فقط با مدار خارجی محدود می‌گردد. این موضوع اگر چه در شکل (101) برای قطعه کانال n دیده نمی‌شود، اما چنانچه ولتاژ کافی اعمال شود، برای قطعه کانال n نیز اتفاق می‌افتد. از این ناحیه می‌توان اجتناب کرد اگر مقدار  بر ورقه مشخصه ذکر شده باشد و طرح به گونه‌ای باشد که مقدار عملی VDS برای همه مقادیر VGS کمتر از این مقدار باشد.

شکل (111) JFET کانال P

(شکل در فایل اصلی موجود است)

شکل (121) مشخصه‌های JFET کانال p با IDSS=6ma و VP=6V

نمادها

نمادهای ترسیمی JFETهای کانال n و کانال p در شکل (131) ارائه شده‌اند. توجه کنید که پیکان قطعه کانال n در شکل (الف 131) به طرف داخل نشان دهنده آن است که IG جریان می‌یابد اگر پیوند p-n تغذیه مستقیم شود تنها تفاوت در نماد قطعه کانال p (شکل ب 131) در جهت پیکان آن است.

(شکل در فایل اصلی موجود است)

شکل (131) علامتهای JFET: (الف) کانال n؛ (ب) کانال p

خلاصه

چند پارامتر و رابطه مهم در این بخش معرفی شد. چند مورد که مکرراً برای JFET کانال n خواهد آمد عبارت خواهد بود از:

ماکزیمم جریان به صورت IDSS تعیین می‌شود و مطابق شکل (الف 141) وقتی VGS=0V و  است، بدست می‌آید.

(شکل در فایل اصلی موجود است)

شکل (141) (الف) VGS=0V، ID=IDSS؛ (ب) قطع VGS,ID=0A کمتر از مقدار قطع، (پ) در کمتر یا مساوی 0V بودن VGS، جریان ID بین 0A و IDSS وجود دارد.

طبق شکل (ب 141)، ولتاژهای گیت به سورس VGS کمتر از (خیلی منفی‌تر از) مقدار مسدودکنندگی جریان درین (ID=0A) است.

برای همه مقادیر VGS بین 0V و مقدار مسدود کنندگی، جریان ID به ترتیب بین IDSS و 0A خواهد بود همانگونه که در شکل (پ141) نمایش داده شده است.

برای JFETهای کانال p فهرست مشابهی می‌توان ارائه کرد.

فصل دوم

مشخصات MOSFET

MOSFET نوع تهی

همانگونه که در مقدمه گفته شد، دو نوع FET وجود دارد: JFET و MOSFET. MOSFETها خود به دو دسته تقسیم می‌شود: نوع تهی و نوع افزایشی. عبارت تهی و افزایشی اساس حالت کار را توضیح می‌دهد. و اصطلاح MOSFET به معنای ترانزیستور اثر میدانی نیمه هادی اکسید فلز است. چون در مشخصه و کار هر نوع MOSFET تفاوت وجود دارد، این دو نوع در دو بخش مجزا ارائه شده است. در این بخش نوع تهی MOSFET را بررسی می‌کنیم که در IDSS مشخصه‌هایی شبیه به یک JFET بین حالتهای قطع و اشباع داراست. اما شاخصه‌هایی نیز دارد که ناحیه پلاریته متفاوت را برای VGS توسعه می‌دهد.

اساس ساختمان

اساس ساختمان MOSFET نوع تهی کانال n در شکل (12) نشان داده شده است. یک باریکه از ماده نوع p از جنس سلیکون به عنوان ماده زمینه انتخاب می‌شود که قطعه روی آن شکل می‌گیرد. موارد بسیاری ماده زمینه با پایانه سورس ارتباط داخلی دار. غیر از آن، بسیاری از قطعات مجزا یک پایانه اضافی دیگر موسوم به SS دارند که مانند شکل (12) قطعه دارای چهار پایانه خواهد شد.

شکل (12) MOSFET نوع تهی کانال n

پایانه‌های سورس و درین به کمک اتصالات فلزی ناحیه ناخالص شده n مطابق شکل بوسیله کانال n مرتبط می‌شوند. گیت نیز به یک صفحه فلزی متصل است اما توسط یک لایه دی‌اکسید سیلیکون نازک (SiO2) از کانال n مجزاست. SiO2 یک عایق ویژه موسوم به دی‌الکتریک است که با میدان الکتریکی مقابله می‌کند وقتی در یک میدان الکتریکی خارجی قرار گیرد. این حقیقت که لایه SiO2 یک لایه عایق کننده است نشان دهنده موارد زیر است:

بین پایانه گیت و کانال یک MOSFET، بطور مستقیم اتصال الکتریکی وجود ندارد.

بعلاوه:

لایه عایق کننده SiO2 در ساختمان MOSFET برای امپدانس ورودی زیاد دلخواه بکار می‌رود.

در حقیقت، مقاومت ورودی یک MOSFET اغلب مانند یک JFET است. امپدانس ورودی بیشتر JFETها در موارد بسیاری به قدر کافی بزرگ هستند. امپدانس ورودی خیلی زیاد این عقیده را تقویت می‌کند که جریان گیت (IG) در پیکربندیهای تغذیه dc صفر آمپر باشد.

تحت عنوان FET نیمه هادی اکسید فلز اکنون کاملاً مشهود است. فلز برای اتصال درین، سورس و گیت به منظور ارتباط صحیح بویژه پایانه گیت که کنترل کننده است، اکسید برای لایه عایق کننده دی‌اکسید سیلیکون و نیمه هادی برای ساختمان اصلی قطعه که نواحی نوع p و n در آن نفوذ داده می‌شود. لایه عایق کننده بین گیت و کانال نام دیگری نیز بوجود می‌آورد: FET با گیت عایق یا IGFET، اگرچه این نام کمتر مصطلح است.

کار قطعه و مشخصه‌های آن

در شکل (22) ولتاژ گیت به سورس با اتصال مستقیم یک پایانه به دیگری در صفر ولت تنظیم می‌شود، ولتاژ VDS به دو سر پایانه‌های درین و سورس اعمال شده است. در نتیجه الکترونهای آزاد کانال n با پتانسیل مثبت درین جذب می‌شود و جریانی مشابه جریان کانال JFET در آن بوجود می‌آید. در حقیقت، جریان بدست آمده با VGS=0V مطابق شکل (32)، جریان ممتد IDSS می‌باشد.

در شکل (42)، VGS در یک ولتاژ منفی مانند –1V تنظیم می‌شود. پتانسیل منفی در گیت سبب هل دادن الکترونها به سوی ماده نوع p می‌شود (مانند رانش بارها) و حفره‌ها را از ماده نوع جذب می‌کند (مخالف جذب بار) مثل شکل (42). بسته به اندازه تغذیه منفی ایجاد شده بوسیله VGS، بین الکترونها و حفره‌ها دوباره ترکیب بوجود خواهد آمد که این امر شمار  الکترونهای آزاد کانال n را کاهش می‌دهد. بنابراین مقدار بدست آمده جریان درین با افزایش تغذیه منفی VGS مطابق شکل (32) برای VGS=-1V , -2V تا مقدار مسدودکنندگی –6V کاهش می‌یابد اندازه‌های بدست آمده جریان درین و ترسیم منحنی انتقال دقیقاً مانند JFET می‌باشد.